Dnes žádné obrázky nebudou.
V průběhu týdne jsem řešil převedení čítače sestaveného z digitálních obvodů do hradlového pole. Na vysvětlenou: prapůvodně, na samém počátku na podzim 2020 byl čítač z logických obvodů v různých technologiích navržený pro výstup přes 74141 na digitrony (nebo 7447 na LED). S tím se mi podařilo dostat se až na vstupní kmitočet 125-130 MHz. Dál to nejde. Nyní, po převodu do hradlového pole jsem na 228 MHz a myslím, že jsou ještě velké rezervy. Je to o uspořádání hradel v hradlovém poli a o volbě toho "správného" hradlového pole. Zde na bastlírně bohužel úplně chybí oddělení pro hradlová pole a jejich návrh. Nevím, zda se tím vůbec někdo baví. Tak trochu na vysvětlenou: převod schématu digitální logiky do hradlového pole zdaleka není tak jednoduchý, protože hradlové pole ačkoliv je sestavené z hradel, se chová jinak než hradla v digitálních obvodech (třeba hradla v 7400). Z původního schema se nejprve vytvoří program, napsaný v jazyce VHDL nebo VERILOG. Ten se překládá, simuluje atd (dost složitý proces) a nakonec se nahraje do hradlového pole a pak se zase testuje v reálu. Celkově se tomu říká "vývoj hradlového pole", protože s programováním už to moc společného nemá. K tomuto vývoji jsou složité programy a speciální programátory přes rozhraní JTAG. Standardní potíže jsou, že vše je silně závislé na typu, druhu hradlového pole a výrobci. Další problémy jsou v tom, že výrobci hradlových polí (Xilinx, Altera) dnes téměř nenabízí malá hradlová pole. Přestali je jednoduše vyrábět. Nabízejí spíše "veliká", ne tedy rozměrově, ale co do počtu hradel a kapacity. Ty ale mají pouzdra se stovkami vývodů a cenově jsou dost "mimo"
Nyní tedy budu hledat kompromis, to "správné" hradlové pole, které umožní ještě vyšší vstupní kmitočet čítače a přitom nebude moc drahé, přitom bude dostupné a bude možno jej také namontovat na plošný spoj. Například takový kompromis - Xilinx XC6SLX9-3TQG144I (Spartan 6) se 144 vývody. Rychlost přes 1200 Mhz, cenově okolo Kč 800/kus. Momentálně nedostupné... i když vzorky se snad povede získat. Vtip je ale v tom, že samotný čítač zabere v takto velkém hradlovém poli jen velmi málo prostoru (cca 10-15%) a velká část obvodu tak zůstane prostě nevyužita. Otázkou je, jak zbytek obvodu účelně využít.
Habesan, no nevím, možná by tam mohly být dva čítače, ačkoliv mne nenapadá následné využití. Allanovy variace lze počítat v FPGA, ale musí se do FPGA tím pádem nahrát celý procesor, který toto bude počítat. Stávající čítač je řízen 16-bitovým MCU, který současně řídí dotykovou obrazovku a ostatní adaptéry v Harlequinu. Uvidím, to je ještě daleko, protože v prvé řadě musím sehnat fínance na nákup počítače. Pak někde , kde mají vysokorychlostní internet, musím stahnout software od Xilinxu (20 Gbyte). To může být docela problém, za současné situace. Myslel jsem, že to stahnu v nějaké pražské internet kavárně. Třeba v Opletalce nebo na Praze 4 nebo v opravně počítačů u Jiřího z Poděbrad. Jenže to vše je zrušeno, zaniklo to. Teprve pak budu schopen naprogramovat FPGA. 
To je další věc, kterou nutno ještě vymyslet.
. Nejsi schopen splnit svoje sliby, vymlouváš se na neplatný mejl atd...