Navrh frekvencnej ustredne pre system GSM

Zpráva

duri63 · #31 Příspěvek od **duri63** » 23 lis 2009, 18:26

nie necakam zemi to niekto vypracuje uz to povedal vela krat...., len je to pre mna spanielska dedina, tak sa vypytujem stale

Habesan · #32 Příspěvek od **Habesan** » 23 lis 2009, 18:55

Kdybys raději studoval práva. Nebo jazyky.

duri63 · #33 Příspěvek od **duri63** » 23 lis 2009, 19:03

no niekedy si to aj ja hovorim......

Zmije · #34 Příspěvek od **Zmije** » 23 lis 2009, 21:48

A uz jsi proto něco udělal, kromě dotazování na EB? Už jsi přečetl všechnu, nebo alespoň většinu doporučené literatury? Víš aspoň jak PLL funguje?

duri63 · #35 Příspěvek od **duri63** » 24 lis 2009, 09:30

ano ano precital som uz toho dost o PLL.....aj ten datasheet co ste mi odporucili som cital viac krat, ale stoho som bol trochu mimo, a vcera som hlavne studoval to PDF co som sa pytal ci to mozem pouzit ten Frequency Synthesizer for GSM-900....ale to sa mi tiez potom uz nejako nepozdavalo...ach jaj

:(

Zmije · #36 Příspěvek od **Zmije** » 24 lis 2009, 11:14

Tak uveď konkrétněji co se ti nepozdávalo a uveď informace, které si zjistil, např. ten frekvenční rozsah a krok to je základ.

Burajko · #37 Příspěvek od **Burajko** » 24 lis 2009, 14:10

To mas urobit ako aj plosak,funkcny prototyp?
Dost pochybujem ,ze aj zadavatelka by to vedela.Ak by to vedela pochybujem ,ze by ucila...

Zmije · #38 Příspěvek od **Zmije** » 24 lis 2009, 14:46

Celé je to podivné, na každé seriózní škole mají všichni učitelé konzultační hodiny, ve kterých je možné zjistit podrobnosti ohledně zadání a získat přinejmenším nasměrování správným směrem.

duri63 · #39 Příspěvek od **duri63** » 24 lis 2009, 17:05

nie ziadny plosak.. proste len navrh, potom zhodnotenie a nejaky zozanm pouzitelnych obdovod... maximalne 15 stran..... co som zistil? no tak fr. rozhas vo vecsine materialov bolo od 890 MHz do 915 MHz pre GSM 900. 124 kanalov susedne kanaly odstup 200pomer S/I 18dB a a dalsie kanali 400 Khz 50 dB...dve frekv pasma po 124 kanalov....... duplex odstup 45 kHz...... potom PLL sa sklada zo VCO, PFD, divider(delic) a loop filter....co sa mi nepozdavalo?....ze vela tabuliek ktorym nerozumiem a nejako malo suciastok oproti tomu navrhu co som nasiel ja....a vtom co som ja nasiel, sa mi nezda nejako ten cely navrh,nerozumiem tomu...mozno sa pletiem moc

Zmije · #40 Příspěvek od **Zmije** » 24 lis 2009, 20:53

Tak teď je potřeba určit krok, po kterém se PLL přelaďuje, musí to být celočíselný dělitel všech kmitočtů, které mají z VCO lézt, pravděpodobně bude potřeba, aby generovaný kmitočet byl o mf nad, nebo pod středem kanálu (mf může být i 0Hz v případě homodynu), potom vezmeš pásmo vyhrazené pro GSM900, které je podle tebe (GSM normu neznám) 890 MHz do 915 MHz což je šířka 25MHz, do té se musí vlézt 124 kanálu, potom má každý kanál 25MHz/124=201,6...kHz, což asi bude těch 200kHz a do prostřed každé té 200kHz škatulky se musí vejít nosná, tj. od spodku 1) 890MHz + 100kHz, 2) o 200kHz výš tj. 890,3MHz atd.. až na konec, ale radejí si najdi nějaké ofic. tabulky od GSM. Pak vezmeš nejvyšší kmitočet, což bude někde kolem 915MHz - 100kHz, ten vydělíš nejvetším dělícím poměrem, kterého je tvoje PLL schopná a tím zjistíš jaký min. krom můžeš použít, pak to číslo "zaokrouhlíš" směrem nahoru na nějaký pěkný kulatý společný dělitel, tech všech kmitočtu, např. krok 10kHz nebo 25kHz by byl pěkný. Z toho určíš kmitočet krystalové reference (bude opět celočíselný násobek kroku, ale maximálně do max. hodnoty předděličky reference, nebo spíš do max kmitočtu reference, tak asi 10, 16, 20 apod. MHz) z toho určíš i hodnotu předděličky R, pak pro každý kmitočet z tabulky určíš hodnoty A,B, či M,N děliček (předpokládám PLL s řízenou předděličkou) a mezní kmitočet filtru smyčky by měl být max 0,01fref/R a to je víceméně všechno.

duri63 · #41 Příspěvek od **duri63** » 25 lis 2009, 00:11

no tak ak som to dobre pochopil... tak f(out) pre VCO podla tohto vzorca co som nasiel fout=M * f (ref)
a M vypocitam ako
M(low)=890Mhz / 200 kHz = 4450
a M(high)= 915 MHz / 200 kHz = 4575

delič bude N/(N+1) = 8/9
Deliaci pomer 4500

ale ked zas vydelim 915MHZ delicim pomerom zas dostavam cislo okolo tych 200 kHz..ale asi to bude skor tym ze som zacal zle vsak?

Zmije · #42 Příspěvek od **Zmije** » 25 lis 2009, 12:09

Asi bude rozumné, když sem hodíš blokové schéma PLL ať je jasné o čem se bavíme.

Burajko · #43 Příspěvek od **Burajko** » 25 lis 2009, 14:00

A co tak toto s DSPLL http://www.silabs.com/PRODUCTS/CLOCKSOS ... fault.aspx +
http://www.silabs.com/products/clocksos ... fault.aspx
Netreba riesit kompenzaciu fazoveho zavesu.
http://www.silabs.com/products/clocksos ... fault.aspx
Si570
tento je rovno generator clock programovatelny cez I2C

Zmije · #44 Příspěvek od **Zmije** » 25 lis 2009, 14:26

Co si mám představit pod pojmem kompenzace fázového závěsu?
Na obrázku je blokové schéma PLL s nastavitelnou předděličkou. fvco=fr*(NP+A)/R=krok*(NP+A), tedy krok=fr/R.

Burajko · #45 Příspěvek od **Burajko** » 25 lis 2009, 14:30

Treba vykompenzovat chybovy zosilovac odchylky za komparatorom.