Stránka 3 z 5

Napsal: 04 kvě 2016, 19:56
od ZdenekHQ
To plyne z nepochopení funkce (mos)FETu. Prostě tudy cesta nevede.

Napsal: 04 kvě 2016, 22:47
od Duvsan
Poučte ma, alebo dajte nejaké linky.

Napsal: 04 kvě 2016, 22:57
od ZdenekHQ
ZdenekHQ píše:No, na tohle si raději otevři nové vlákno, pošli schema atd.
Už chápeš ?

Stejně to skončí rozdělením vlákna, tak nevím, co kromě vlastní lenosti řešíš...

Napsal: 04 kvě 2016, 23:04
od EKKAR
Hlavně platí to, že odpor do přívodu řídícího napětí do Gate ve spínacím zapojení nepatří, nanejvejš tak zdroj proudu - aby se FET otevíral co největší rychlostí, musí se i kapacita jeho Gate nabít co nejdřív. Proto taky rostou napájecí nároky procesorů s rostoucí rychlostí jejich činnosti - protože se prostě konečná kapacita všech hradel jejich trandů, i když jednotlivě je každá minipidi, musí nabíjet a zas vybíjet víckrát za vteřinu a tím jednoduše spotřebovává náboj, odčerpávanej ze zdroje ... Elementární náboj jedný gate je mikrominipidi, ale pokud se jich musí přepínat najednou několik desítek miliónů a celej takovej cyklus se opakuje X miliardkrát za vteřinu, už to dá docela solidní wattáž ...

Napsal: 04 kvě 2016, 23:08
od ZdenekHQ
EKKARE, nehoň fety ve spínacím režimu na GHz, tak daleko ještě bastlířská technika nepokročila...

Napsal: 04 kvě 2016, 23:44
od EKKAR
Jistě, procesory nebastlíme, ale na nich je krásně vidět, jak se projeví frekvence spínání = střídavýho nabíjení a vybíjení kapacity hradla na celkový spotřebě zařízení, protože ty trandy v procesorech v podstatě TEORETICKY žádnej výkon přenášet nepotřebujou - ale pokud se frekvence zvýší nad nějakou hranici, najednou i ty miniaturní kapacity hradel dají v součtu docela slušnej proud ...

Napsal: 04 kvě 2016, 23:58
od ZdenekHQ
Výhoda je (když kapacita brání přenosu informace), že současný procesory dosáhly svého maxima, padesátijádro nikdo neuchladí (kromě helia), tak se bude muset konečně zase uvolnit nějaká nová technologie...

Nemusela by, kdyby programátoři nebyli vepříci a nebyli tlačení do stále víc rozežraných systémů. Blbý je to, že sám to znám, když mám procesor s větší pamětí a můžu si tam udělat "rezervu".... Slon se pak chová jako programátor v porcelánu...

Napsal: 05 kvě 2016, 00:42
od EKKAR
No, vzhledem k tomu, že já preferuju ve svojí činnosti (a to dost tvrdě a podstatně) výhradně HARDWARE neboli "tu část výpočetní techniky, do který můžete kopnout" a tys diskusi zatáhnul do oblasti software, tak se radši zdržím komentáře - v tom plavu jak admirál Horatio Nelson ...

Napsal: 05 kvě 2016, 19:01
od PeteBurns
EKKAR píše:Hlavně platí to, že odpor do přívodu řídícího napětí do Gate ve spínacím zapojení nepatří
Tak toto urcite neplati ani nahodou, ak ti budu mosfety strielat kvoli oscilaciam a prierazom kvoli vysokemu dU/dt, tak zistis aj sam ;)

Napsal: 05 kvě 2016, 21:03
od EKKAR
Proud do gate se dá omezit i jinak, ne jenom prostým odporem jako součástkou - a pokud už ho tam musíš dávat třeba právě jako ochranu proti oscilacím, tak nanejvejš jednotky až desítky ohmů a ne jak uváděl co by odstrašující příklad Zdeněk, 47kΩ v "gejtech" ... Do Boucherota k zesilovači taky cpeš kiloohmy? Správně by se mělo psát, že do "gejtu" patří určitý velikosti IMPEDANCE, aby to bylo jasný, že tam nepatří zrovna a přímo výhradně součástka zvaná REZISTOR ... Jenže to by nebyl Burns, aby si nepřisadil, viď?

Napsal: 05 kvě 2016, 21:09
od lesana87
A která jiná IMPEDANCE kromě činného odporu má schopnost tlumit oscilace?

Napsal: 05 kvě 2016, 21:12
od PeteBurns
:lol: Ved jasne, ale darmo sa snazis, uz to neobkecas ;) Okrem toho, porovnanie Boucherota na nizkoimpedancnom vystupe zosiku s izolovanym vstupom mosfetu, to je ako prirovnavat mrkvu k stoziaru :lol:

Napsal: 05 kvě 2016, 21:25
od EKKAR
lesana87 píše:A která jiná IMPEDANCE kromě činného odporu má schopnost tlumit oscilace?
Spíš se tě děvče zeptám, jestli víš, že REZISTANCÍ můžou oplývat i jiný součástky, než pouze součástky zvaný REZISTOR...? Burnse neřeším, ten si může tou svou mrkvou on sám ví co ...

Napsal: 05 kvě 2016, 23:05
od Duvsan
Prosím, ja som mal na mysli spínanie MOSov tlačítkami na lokálke monitoru. Chápem, že odpor pred hradlom je zbytočný, ale on ten význam získa, keď chcem to hradlo uchrániť pred prepätím, tou ZD či transilom. Napokon, v mojom použití by som k tej kapacite možno ešte pridal nejakú tú keramiku.
Spýtam sa pomocou modelovej situácie. Zoberme najjednoduchšie zapojenie bipoláru so spoločným emitorom. V kolektore nech má odpor 1k, napätie dajme tomu 10V. Chcem ho mať ako spínač, tak ho budem budiť potrebným prúdom do bázy a on bude spínať. Teraz ten trand vymením za MOSFET. Budem lineárne zvyšovať napätie na hradle od nuly po prieraz a na Drain budem sledovať odozvu. Aký graf mi vylezie? Priamka, či nejaká krivka? Alebo podľa typu použitého MOSu?

Myslím, že do témy vlákna ešte spadám.

Napsal: 05 kvě 2016, 23:15
od EKKAR
Od určitýho prahovýho napětí se začne nejdřív nelineárně a pak lineárně otevírat, po určitou část charakteristiky bude lineárně klesat jeho odpor s rostoucím napětím na Gate, po dosažení určitý hodnoty se přestane dál otevírat = bude saturovanej s minimální hodnotou RDSON. Přesný body jsou daný výrobní technologií = závisí na typu. Při dalším zvyšování napětí na Gate už se víc neotevře, nakonec se prorazí Gate. Tolik obecně - typ od typu se chová jinak, hlavně co se týče bodu přechodu nelineární cháry na lineární a bodu dosažení minima RDSON