Vypocet slucky PLL
Moderátor: Moderátoři
Vypocet slucky PLL
Mohli by ste mi prosim Vas poradit nejake vzorce, ktore by mi pomohli vypocitat hodnoty jednotlivych blokov na tejto scheme? Teda okrem oscilatora VCO, ten generuje signal s frekvenciou 5-5,9MHz a krystalom riadeneho oscilatora, ten by mal byt 5MHz. Vystupny signal by mal byt 0,1-1MHz. Krok by mal byt 10kHz.
- Přílohy
-
- Untitled.jpg
- (45.12 KiB) Staženo 60 x
Naposledy upravil(a) supermann dne 26 kvě 2009, 15:19, celkem upraveno 1 x.
Např. zkus tady v tom pdf nastudovat. Jde o 4046, hodně běžné.
http://www.nxp.com/acrobat_download/dat ... _CNV_2.pdf
Na stránkách 31 - 32 máš i způsob návrhu s tímto IO.
Nepíšeš, s jakým krokem budeš chtít generovat ten výstupní kmitočet.
Popo
http://www.nxp.com/acrobat_download/dat ... _CNV_2.pdf
Na stránkách 31 - 32 máš i způsob návrhu s tímto IO.
Nepíšeš, s jakým krokem budeš chtít generovat ten výstupní kmitočet.
Popo
Dikes, precitam si to. A nema tam byt nahodou namiesto PLL fazovo frekvencny detektor a dolny priepust? A naco je tam ten programovatelny delic? Neislo by to bez neho?popopepe píše:Např. zkus tady v tom pdf nastudovat. Jde o 4046, hodně běžné.
http://www.nxp.com/acrobat_download/dat ... _CNV_2.pdf
Na stránkách 31 - 32 máš i způsob návrhu s tímto IO.
Nepíšeš, s jakým krokem budeš chtít generovat ten výstupní kmitočet.
Popo
Ono by to chtělo asi někde od začátku. Smyslem celého toho oného je výstupní kmitočet, který požaduješ. Jednotlivé části dělají zhruba toto:
VCO - napětím řízený oscilátor - na jedné straně leze požadovaný kmitočet, a ten se dá měnit pomocí změny napětí na straně druhé.
Referenční ocsilátor - je většinou nějaký krystalový oscilátor, a poskytuje referenční kmitočet pro porovnání v PLL
PLL - fázový detektor - porovnává kmitočet a fázi dvou různých signálů, a dle toho jak se liší, genereuje na svém výstupu různou velikost napětí (toto napětí potom řídí VCO)
Programovatelný dělič - těžko budeš porovnávat 5Mhz a 100khz. Takže pro uvedený příklad by dělič musel dělit 50. Potom z jeho výstupu poleze také cca 100khz, a ten se porovná s tím krystalovým 100kHz. Pokud se budou rovnat, tak na výstupu PLL se nic nezmění. Systém je zavěšen. Stabilita výstupního kmitočtu je dána stabilitou referenčního osciláturo. Pokud tam bude drobná odchylka mezi těmi dvěma signály, tak napětí na výstupu PLL se začně měnit, a to tak dlouho, dokud se rozdíl těch dvou kmitočtů nebude rovnat nule. Pochopitelně v rozumně nyvrženém systému.
Je potřeba zvolit nějký rozumný provnávací kmitočet (např. 100kHz) a to je potom vlastně i jednotlivý krok přeladitelnosti vlastního VCO. Takže druhý krok děliče by byl 51 - a na výstupu VCO by se mělo objevit 5,1MHz ( 5,1MHz/51=100kHz).
Nebo můžeš zvolit krok 10kHz - pak bude dělič muset dělit 500 a více, ale krok bude 10kHz. Neboli výstupní kmitočet z VCO bude přeladitelný po 10kHz ( např 5,01MHz/501=10kHz). Pochopitelně v tomto případě musí i krystalový oscilátor vyrábět 10kHz.
Na tom tvém obrázku by se jako referenční oscilátor dal použít i ten CO ( předpokládám že je to nějaký krystalový oscilátor), jenom ho podělit na potřebnou hodnotu nějakou pevnou děličkou a použít i jako zdroj referenčního oscilátoru. Ten směšovač a filtr bude docela legrace. Je otázka, jak čisté má být výstupní spektrum, jaké požaduješ výstupní napětí, jaká impedance a pod., ale to se dá nastudovat na netu.
Takže toliko ve zkratce.
VCO - napětím řízený oscilátor - na jedné straně leze požadovaný kmitočet, a ten se dá měnit pomocí změny napětí na straně druhé.
Referenční ocsilátor - je většinou nějaký krystalový oscilátor, a poskytuje referenční kmitočet pro porovnání v PLL
PLL - fázový detektor - porovnává kmitočet a fázi dvou různých signálů, a dle toho jak se liší, genereuje na svém výstupu různou velikost napětí (toto napětí potom řídí VCO)
Programovatelný dělič - těžko budeš porovnávat 5Mhz a 100khz. Takže pro uvedený příklad by dělič musel dělit 50. Potom z jeho výstupu poleze také cca 100khz, a ten se porovná s tím krystalovým 100kHz. Pokud se budou rovnat, tak na výstupu PLL se nic nezmění. Systém je zavěšen. Stabilita výstupního kmitočtu je dána stabilitou referenčního osciláturo. Pokud tam bude drobná odchylka mezi těmi dvěma signály, tak napětí na výstupu PLL se začně měnit, a to tak dlouho, dokud se rozdíl těch dvou kmitočtů nebude rovnat nule. Pochopitelně v rozumně nyvrženém systému.
Je potřeba zvolit nějký rozumný provnávací kmitočet (např. 100kHz) a to je potom vlastně i jednotlivý krok přeladitelnosti vlastního VCO. Takže druhý krok děliče by byl 51 - a na výstupu VCO by se mělo objevit 5,1MHz ( 5,1MHz/51=100kHz).
Nebo můžeš zvolit krok 10kHz - pak bude dělič muset dělit 500 a více, ale krok bude 10kHz. Neboli výstupní kmitočet z VCO bude přeladitelný po 10kHz ( např 5,01MHz/501=10kHz). Pochopitelně v tomto případě musí i krystalový oscilátor vyrábět 10kHz.
Na tom tvém obrázku by se jako referenční oscilátor dal použít i ten CO ( předpokládám že je to nějaký krystalový oscilátor), jenom ho podělit na potřebnou hodnotu nějakou pevnou děličkou a použít i jako zdroj referenčního oscilátoru. Ten směšovač a filtr bude docela legrace. Je otázka, jak čisté má být výstupní spektrum, jaké požaduješ výstupní napětí, jaká impedance a pod., ale to se dá nastudovat na netu.
Takže toliko ve zkratce.
Dakujem ti velmi pekne uz tomu chapem. A ten pozadovany vystupny signal by mal mat frekvenciu 0,1 až 1MHz. To chcem dosiahnut tym zmiesavacom, v ktorom sa signaly z CO(krystaloveho oscilatora) a VCO odcitaju. Lebo som zistil, ze oscilator pre 0,1 az 1MHz by bol dost nestabilny. Teda moze to byt spravene tak, ze ten CO bude generovat signal o frekvencii 6MHz(tam mam chybu) a VCO od 5-5,9MHz a to sa potom odcita.Takze najprv bude oscilator naladeny na frekvenciu 5MHz teda vystup zmiesavaca bude 1MHz. Takze programovatelny delic bude nastaveny na krok 100. Ked znizim krok na 90 tak mi vyjde vystupna frekvencia 0,9MHz, takze VCO bude generovat signal o frekvencii 5,1MHz. Moze to tak byt? Lebo som trochu dopleteny tym zmiesavacom. A nejake presne vypocty na zmiesavac a ten filter nepotrebujem. Staci to iba takto popisat.popopepe píše: Je otázka, jak čisté má být výstupní spektrum, jaké požaduješ výstupní napětí, jaká impedance a pod., ale to se dá nastudovat na netu.
Takže toliko ve zkratce.
Ono je víceméně jedno, zda budeš ten signál CO odečítat, či přičítat k tomu signálu VCO v tom směšovači. Je to jen o návrhu. Na výstupu směšovače se ti objeví jak součtová, tak rozdílová složka, a dále samozřejmě harmonické signály.
Je jasné, že se nedá odečíst větší kmitočet od nižšího
Záporný kmitočet není. Ale neboj, to zařídí sám ten směšovač. Ten ti nedovolí odečíst 5MHz-6MHz=-1MHz . Na výstupu prostě bude 1MHz a 11MHz.
Takže klidně můžeš nechat CO na 5MHz, VCO tak jak máš na 5 - 6MHz, a na výstupu směšovače dostaneš signály CO+VCO ( ten tě asi zajímat nebude), dále VCO-CO ( to je ten co tě zajímá) a dále spousta harmonických a pod. Spousta se toho nechá ovlivnit vhodnou volbou toho směšovače, ale zde to záleží na návrhu toho výstupního obvodu. Je jasné, že vzhledem k tomu, že na výstupu směšovače budeš mít takovou hromadu signálů, musíš tam nacpat dolní propust o dostatečné strmosti a útlumu nad 1MHz. Aby jsi potlačil všechny nežádoucí kmitočty, a zbyly ti jen ty, co chceš, čili v rozsahu 0-1MHz.
Zkusíme to spočítat:
A)CO bude 6MHz a VCO 5-6MHz. V krajních případech dostaneš 6-6=0MHz - nejnižší výstupní kmitočet,a zároveň součet bude 6+6=12MHz - dostatečně daleko od hrany té dolní propusti, aby to potlačila. ( jinak ten rozdíl 6-6=0, s tím krajem opatrně, protože pokud by jsi na výstupu měl 0Hz, tak nulu můžeš dělit čím chceš,a bude to pořád nula, takže tady se to nemůže zavěsit - to je jenom teoretická úvaha) Druhý kraj je 6-5=1Mhz ( maximální kmitočet co požaduješ), a zároveň 6+5 je 11Mhz, taky dostatečně daloko od pásma dolní propusti, aby to potlačila.
B) CO bude 5MHz, VCO 5-6MHz. Kraje bude 5-5=0MHz, a součet 5+5=10Mhz, takže v pohodě, a druhý kraj 6-5=1 a 6+5=11Mhz takže taky OK.
K tomu návrhu děliče:
a)pro CO 5MHZ a VCO 5,1 až 6,0MHZ, krok 100kHz. Výstupní signál potřebujeme 0,1MHz (5,1-5,0MHz=100kHz) a a bychom ho mohli porovnat se 100kHz, musíme podělit VCO 51 ( 5,1/51=100kHz). Pro 5,2MHz je to 5,2/52=100kHz. atd až do 6MHz, kdy to musíš podělit 60, a vyjde zase kmitočet 100kHz.
b) pro CO 6MHz a VCO 5,1 až 6MHz, krok 100kHz. Výstupní signál potřebujeme 0,1MHz, čili oscilátor musí kmitat na 5,9MHz a potřebujeme podělit 59 pro získání 100kHz. Pro 0,2MHz výstup bude oscilátor kmitat na 5,8MHz (6-5,8 ) a tedy musíš podělit 58 aby jsi dostal 100kHz. atd až se dostaneš na číslo 50 pro 6-5MHz=1MHz na výstupu.
Sám vidíš, že v tom žádný rozdíl není, jenom jednou budeš kmitočet výstupního signálu zvyšovat navýšením dělícího poměru ( u CO=5MHz), u té druhé varianty je to naopak ( u CO=6MHz).
No, teď už jenom zkusit vybrat či navrhnout vhodný směšovač, navrhnout dolní propust podle toho, jaké máš mít potlačení parazitních kmitočtů, respektivě podle požadované čistoty výstupního signálu a taky podle toho, čím budeš tu dolní propust zatěžovat atd. Na to jsi uvedl málo informací. Ale to jsou věci běžne dostupné na netu.
Je jasné, že se nedá odečíst větší kmitočet od nižšího
Záporný kmitočet není. Ale neboj, to zařídí sám ten směšovač. Ten ti nedovolí odečíst 5MHz-6MHz=-1MHz . Na výstupu prostě bude 1MHz a 11MHz.Takže klidně můžeš nechat CO na 5MHz, VCO tak jak máš na 5 - 6MHz, a na výstupu směšovače dostaneš signály CO+VCO ( ten tě asi zajímat nebude), dále VCO-CO ( to je ten co tě zajímá) a dále spousta harmonických a pod. Spousta se toho nechá ovlivnit vhodnou volbou toho směšovače, ale zde to záleží na návrhu toho výstupního obvodu. Je jasné, že vzhledem k tomu, že na výstupu směšovače budeš mít takovou hromadu signálů, musíš tam nacpat dolní propust o dostatečné strmosti a útlumu nad 1MHz. Aby jsi potlačil všechny nežádoucí kmitočty, a zbyly ti jen ty, co chceš, čili v rozsahu 0-1MHz.
Zkusíme to spočítat:
A)CO bude 6MHz a VCO 5-6MHz. V krajních případech dostaneš 6-6=0MHz - nejnižší výstupní kmitočet,a zároveň součet bude 6+6=12MHz - dostatečně daleko od hrany té dolní propusti, aby to potlačila. ( jinak ten rozdíl 6-6=0, s tím krajem opatrně, protože pokud by jsi na výstupu měl 0Hz, tak nulu můžeš dělit čím chceš,a bude to pořád nula, takže tady se to nemůže zavěsit - to je jenom teoretická úvaha) Druhý kraj je 6-5=1Mhz ( maximální kmitočet co požaduješ), a zároveň 6+5 je 11Mhz, taky dostatečně daloko od pásma dolní propusti, aby to potlačila.
B) CO bude 5MHz, VCO 5-6MHz. Kraje bude 5-5=0MHz, a součet 5+5=10Mhz, takže v pohodě, a druhý kraj 6-5=1 a 6+5=11Mhz takže taky OK.
K tomu návrhu děliče:
a)pro CO 5MHZ a VCO 5,1 až 6,0MHZ, krok 100kHz. Výstupní signál potřebujeme 0,1MHz (5,1-5,0MHz=100kHz) a a bychom ho mohli porovnat se 100kHz, musíme podělit VCO 51 ( 5,1/51=100kHz). Pro 5,2MHz je to 5,2/52=100kHz. atd až do 6MHz, kdy to musíš podělit 60, a vyjde zase kmitočet 100kHz.
b) pro CO 6MHz a VCO 5,1 až 6MHz, krok 100kHz. Výstupní signál potřebujeme 0,1MHz, čili oscilátor musí kmitat na 5,9MHz a potřebujeme podělit 59 pro získání 100kHz. Pro 0,2MHz výstup bude oscilátor kmitat na 5,8MHz (6-5,8 ) a tedy musíš podělit 58 aby jsi dostal 100kHz. atd až se dostaneš na číslo 50 pro 6-5MHz=1MHz na výstupu.
Sám vidíš, že v tom žádný rozdíl není, jenom jednou budeš kmitočet výstupního signálu zvyšovat navýšením dělícího poměru ( u CO=5MHz), u té druhé varianty je to naopak ( u CO=6MHz).
No, teď už jenom zkusit vybrat či navrhnout vhodný směšovač, navrhnout dolní propust podle toho, jaké máš mít potlačení parazitních kmitočtů, respektivě podle požadované čistoty výstupního signálu a taky podle toho, čím budeš tu dolní propust zatěžovat atd. Na to jsi uvedl málo informací. Ale to jsou věci běžne dostupné na netu.
Este raz ti dakujem velmi pekne. A to, ze CO ma mat 6MHz som napisal iba preto lebo, ja uz mam navrhnuty oscilator pre 5-5,9MHz, ale este to nemam skoro vobec vypocitane takze mozem dat aj 5-6MHz . A tak potom je ta schema zle nakreslena a to ma aj plietlo lebo ten PD nema byt teda napojeny na vystup zmiesavaca ale na vystup VCO. A potom prakticky to preladujem tym programovatelnym delicom lebo ked si nastavim napr. pri 5,9MHz 590 delaci pomer, aby mi vysiel krok 10kHz tak sa tie frekvencie z referenceneho a VCO oscilatora nezhoduju, takze sa na musi doladit frekvencia VCO tak, aby sa zhodovali. A cim sa to doladuje? Na to je nejaky softver nie?
A tym dolno priepustnym filtrom a zmiesavacom sa nemusim nejak zaoberat, ale ten filter musi prepustat frekvencie do 1MHz, takze myslim, ze to bude stacit, ked tam udam a ani ku tomu zmiesavacu netreba nejak nic zloziteho pisat, lebo potom by tom bola robota na pol roka, teda aspon pre mna
. A tak potom je ta schema zle nakreslena a to ma aj plietlo lebo ten PD nema byt teda napojeny na vystup zmiesavaca ale na vystup VCO. A potom prakticky to preladujem tym programovatelnym delicom lebo ked si nastavim napr. pri 5,9MHz 590 delaci pomer, aby mi vysiel krok 10kHz tak sa tie frekvencie z referenceneho a VCO oscilatora nezhoduju, takze sa na musi doladit frekvencia VCO tak, aby sa zhodovali. A cim sa to doladuje? Na to je nejaky softver nie? A tym dolno priepustnym filtrom a zmiesavacom sa nemusim nejak zaoberat, ale ten filter musi prepustat frekvencie do 1MHz, takze myslim, ze to bude stacit, ked tam udam a ani ku tomu zmiesavacu netreba nejak nic zloziteho pisat, lebo potom by tom bola robota na pol roka, teda aspon pre mna
Dělič by měl opravdu jít z VCO.
Ano, už jsi to pochopil, s tím krokem.
Čím se to dolaďuje? Hmm... No to je právě vlastnost toho PLL neboli fázového závěsu. Pokud jsou oba kmitočty, které jsou porovnávány stejné, mají stejný kmitočet a tudíž i fázi ( nebo stejný fázový rozdíl) tak na výstupu PLL bude nějaké napětí X. Toto napětí působí na VCO a udržuje tak jeho výstupní kmitočet konstantní. Pokud se například teplotou lehce rozladí to VCO, dejme tomu směrem nahoru, tak už ty dva kmitočty, co vstupují do PLL nejsou stejné, a podle velikosti jejich rozdílu se začne měnit výstupní napětí toho PLL, a tím pádem i kmtitočet toho VCO ( je napětím řízený). PLL na výstupu sníží výstupní napětí, tím sníží výstupní kmitočet VCO,a ten rozdíl mezi normálem a poděleným VCO se začne zmenošovat.
Jestli PLL na výstupu zmenší nebo zvětší napětí podle toho na kterou stranu cestuje ten kmitočet VCO je věcí návrhu jak PLL, tak VCO.
Jde o spojitý jev, který probíhá pořád. Ten kmitočet VCO se neustál lehounce mění, a PLL neustále vytváří změny napětí a drží to VCO na potřebném kmitočtu. Stabilita je dána vlastně stabilitou toho 100kHz referenčního oscilátoru.
U PLL existuje také tzv. rozsah zachycení, na které to PLL ještě zareguje správně. Ale pokud by jsi prudce změnil kmitočet toho VCO například o stovky procent ( např. závada - utrhla se ti cívka), tak rozdíl mezi referencí a tím, co poleze podělené z VCO bude tak velký, že si s tím to PLL neporadí. Proto má většina PLL také nějakou signalizaci toho, že je v zavěšeném stavu. Mluvím o integrovaných obvodech.
Když chceš přeladit, čili změníš poměr děliče, tak vytvoříš nerovnováhu mezi referenčím kmitočtem např. 100kHz a tím co leze podělené z VCO, a PLL začne měnit na výstupu napětí tak, aby ten rozdíl mezi nimi byl nulový.
Např: původní stav je 5,1MHz, dělící poměr je 51. Na výstupu je 100kHz. Ty chceš přeladit na 5,2, a tak nastavíš dělící poměr na 52. Ale 5,1/52 není 100kHz, je to méně a tím pádem v PLL dojde ke změně a PLL začně na svém výstupu měnit napětí tak, aby rozdíl mezi referencí a tím poděleným VCO byl co nejmenší. No, a to bude, když VCO nastaví na 5,2MHz. My chceme 5,2 MHz, a PLL taky
A tím vlastně přeladí a udržuje ten nově navolený kmitočet VCO.
Snad je to srozumitelné.
Ano, už jsi to pochopil, s tím krokem.
Čím se to dolaďuje? Hmm... No to je právě vlastnost toho PLL neboli fázového závěsu. Pokud jsou oba kmitočty, které jsou porovnávány stejné, mají stejný kmitočet a tudíž i fázi ( nebo stejný fázový rozdíl) tak na výstupu PLL bude nějaké napětí X. Toto napětí působí na VCO a udržuje tak jeho výstupní kmitočet konstantní. Pokud se například teplotou lehce rozladí to VCO, dejme tomu směrem nahoru, tak už ty dva kmitočty, co vstupují do PLL nejsou stejné, a podle velikosti jejich rozdílu se začne měnit výstupní napětí toho PLL, a tím pádem i kmtitočet toho VCO ( je napětím řízený). PLL na výstupu sníží výstupní napětí, tím sníží výstupní kmitočet VCO,a ten rozdíl mezi normálem a poděleným VCO se začne zmenošovat.
Jestli PLL na výstupu zmenší nebo zvětší napětí podle toho na kterou stranu cestuje ten kmitočet VCO je věcí návrhu jak PLL, tak VCO.
Jde o spojitý jev, který probíhá pořád. Ten kmitočet VCO se neustál lehounce mění, a PLL neustále vytváří změny napětí a drží to VCO na potřebném kmitočtu. Stabilita je dána vlastně stabilitou toho 100kHz referenčního oscilátoru.
U PLL existuje také tzv. rozsah zachycení, na které to PLL ještě zareguje správně. Ale pokud by jsi prudce změnil kmitočet toho VCO například o stovky procent ( např. závada - utrhla se ti cívka), tak rozdíl mezi referencí a tím, co poleze podělené z VCO bude tak velký, že si s tím to PLL neporadí. Proto má většina PLL také nějakou signalizaci toho, že je v zavěšeném stavu. Mluvím o integrovaných obvodech.
Když chceš přeladit, čili změníš poměr děliče, tak vytvoříš nerovnováhu mezi referenčím kmitočtem např. 100kHz a tím co leze podělené z VCO, a PLL začne měnit na výstupu napětí tak, aby ten rozdíl mezi nimi byl nulový.
Např: původní stav je 5,1MHz, dělící poměr je 51. Na výstupu je 100kHz. Ty chceš přeladit na 5,2, a tak nastavíš dělící poměr na 52. Ale 5,1/52 není 100kHz, je to méně a tím pádem v PLL dojde ke změně a PLL začně na svém výstupu měnit napětí tak, aby rozdíl mezi referencí a tím poděleným VCO byl co nejmenší. No, a to bude, když VCO nastaví na 5,2MHz. My chceme 5,2 MHz, a PLL taky
A tím vlastně přeladí a udržuje ten nově navolený kmitočet VCO.
Snad je to srozumitelné.
Je to uplne zrozumitelne, nad tymto som maturoval tyzden a ty si mi to vysvetlil za hodinu 
. Lebo som k tomu nevedel najst ani literaturu, v ktorej by to bolo takto dobre vysvetlene. Diky
A nevyznas sa prosim ta aj vo VCO oscilatoroch? Ale myslim, ze uz som ta zamestnaval s tymto uz dost dlho, tak to neni az take nutne. To uz nejak dam dokopy, len stale sa dozvedam nove veci a zistujem, ze to co som vypocital je vlastne zle.
. Lebo som k tomu nevedel najst ani literaturu, v ktorej by to bolo takto dobre vysvetlene. Diky A nevyznas sa prosim ta aj vo VCO oscilatoroch? Ale myslim, ze uz som ta zamestnaval s tymto uz dost dlho, tak to neni az take nutne. To uz nejak dam dokopy, len stale sa dozvedam nove veci a zistujem, ze to co som vypocital je vlastne zle.
Bastlit dnes tyto obvody jako diskrétní ... no proti gustu žádný dišputát Tohle celé je dnes jeden integrovaný obvod, ke kterému připojíš jenom ten referenční kmitočet, a podle datasheetu a kmitočtu zvolíš optimální poměr LC do VCO. A je vymalováno. Např. ta 4046 Děličku uděláš nějakou logikou nebo uP ( no a když už uP, tak pak k tomu připojíš displej a budeš na něm ukazovat výstupní kmitočet ), pak už jen ten směšovač a dolní propust - ale i to jsou dne běžné IO. Ale dá se to celé bastlit i diskrétně po jednotlivých obvodech, počítat všechny parametry, dbát na správné obvodové řešení, oddělení, umístění do plechových krabiček, teplotní stabilizace, filtrace napětí a pod. Ono je to poměrně hodně práce. Takový správný návrh PLL ti dá dost zabrat. Vhdoně zvolit jak se to bude porovnávat, vyvarovat se chyb typu fázový šum nebo chvění, pásmo zavěšení, rychlost smyčky, co s tím když se to nezavěsí a pod. To si užiješ.
Ale pokud by jsi chtěl být za frajera:lol: , vezmeš to cestou DDS, neboli přímou kmitočtovou syntézou a je to Pak ti stačí jeden uP, který umí I2C, jeden šváb od AD, a dolní propust formou druhého švábu. Napsat program na ovládání, a už to frčí
Neznám samozřejmě zadaní toho co pácháš, proto výše malinká nadsázka.
Tohle celé je dnes jeden integrovaný obvod, ke kterému připojíš jenom ten referenční kmitočet, a podle datasheetu a kmitočtu zvolíš optimální poměr LC do VCO. A je vymalováno. Např. ta 4046 Děličku uděláš nějakou logikou nebo uP ( no a když už uP, tak pak k tomu připojíš displej a budeš na něm ukazovat výstupní kmitočet ), pak už jen ten směšovač a dolní propust - ale i to jsou dne běžné IO. Ale dá se to celé bastlit i diskrétně po jednotlivých obvodech, počítat všechny parametry, dbát na správné obvodové řešení, oddělení, umístění do plechových krabiček, teplotní stabilizace, filtrace napětí a pod. Ono je to poměrně hodně práce. Takový správný návrh PLL ti dá dost zabrat. Vhdoně zvolit jak se to bude porovnávat, vyvarovat se chyb typu fázový šum nebo chvění, pásmo zavěšení, rychlost smyčky, co s tím když se to nezavěsí a pod. To si užiješ.Ale pokud by jsi chtěl být za frajera:lol: , vezmeš to cestou DDS, neboli přímou kmitočtovou syntézou a je to
Pak ti stačí jeden uP, který umí I2C, jeden šváb od AD, a dolní propust formou druhého švábu. Napsat program na ovládání, a už to frčí Neznám samozřejmě zadaní toho co pácháš, proto výše malinká nadsázka.
No ja nastastie nemusim navrhovat to PLL, to by som tu uz nebol by sa mi mozog prehrial . Ja mam navrhnut iba VCO a hento staci blokovu schemu a hodnoty, ak bude chciet dotycny vyse, tak jeho problem, lebo ostatni maju navrhnut napr. Hartleyov oscilator A dokonca jeden manik iba cisto teoreticku vec, kde mu staci iba prelozit zopar stran z angliny
. Ja mam navrhnut iba VCO a hento staci blokovu schemu a hodnoty, ak bude chciet dotycny vyse, tak jeho problem, lebo ostatni maju navrhnut napr. Hartleyov oscilator A dokonca jeden manik iba cisto teoreticku vec, kde mu staci iba prelozit zopar stran z angliny Na to, aby jsi navrhnul to VCO, by jsi měl vědět, jaký typ toho PLL bude použit. Aby jsi například nepočítal s tím, že řídící napětí budeš mít v rozsahu 1-9 V, a ten kdo bude dělat PLL bude počítat s rozsahem 1-5V. Pak vám to moc fungovat nebude
A dále by jsi měl vědět, jaký typ směšovače bude použit, aby jsi navrhl vhodnou výstupní úroveň toho VCO, a dokázal ten směšovač vůbec vybudit, nebo naopak nepřebudit. Ten kdo bude navrhovat tu děličku, musí vědět, jaké napětí dostane od tvého VCO, aby dokázal navrhnout vstupní tvarovací obvody pro tu děličku. Atd atd. Ale s tím si poradíte, vždyť je to sranda. Aspoň se něco naučíš.
A dále by jsi měl vědět, jaký typ směšovače bude použit, aby jsi navrhl vhodnou výstupní úroveň toho VCO, a dokázal ten směšovač vůbec vybudit, nebo naopak nepřebudit. Ten kdo bude navrhovat tu děličku, musí vědět, jaké napětí dostane od tvého VCO, aby dokázal navrhnout vstupní tvarovací obvody pro tu děličku. Atd atd. Ale s tím si poradíte, vždyť je to sranda. Aspoň se něco naučíš.
No to su uz moc velke detaily a mi sa zas az tak velmi elektrotechnikou ani nezaoberame. A este k tomu som z gympla, takze vsetko sa ucim na vyske. A este k tomu som si dal teraz tento predmet.popopepe píše:Na to, aby jsi navrhnul to VCO, by jsi měl vědět, jaký typ toho PLL bude použit. Aby jsi například nepočítal s tím, že řídící napětí budeš mít v rozsahu 1-9 V, a ten kdo bude dělat PLL bude počítat s rozsahem 1-5V. Pak vám to moc fungovat nebude
A dále by jsi měl vědět, jaký typ směšovače bude použit, aby jsi navrhl vhodnou výstupní úroveň toho VCO, a dokázal ten směšovač vůbec vybudit, nebo naopak nepřebudit. Ten kdo bude navrhovat tu děličku, musí vědět, jaké napětí dostane od tvého VCO, aby dokázal navrhnout vstupní tvarovací obvody pro tu děličku. Atd atd. Ale s tím si poradíte, vždyť je to sranda. Aspoň se něco naučíš.
Ale nestazujem sa, aspon sa daco poucim, ale je toho dost.