[BETA] Diskuzní fórum Elektro Bastlírny

Ahoj.
Da sa nieco take doma vyrobit? Tu som nasiel dataset..keby som tam dal nase 1n5819..a tranzistory kf173+1n5819..slo by to na 100MHz v pohode? alebo snivam

http://datasheet.seekic.com/pdfimage/MH ... 0Jpdf2.jpg

.

Vrať se zpátky na zem. Na 100MHz by měla chodit logika ALS, případně na takový frekvenci dost běžně běhají některý členy z řad 74F/HCT/HCU (jednoduchý hradla v drtivý většině), určitě na těch kmitočtech bude chodit ECL logika.

Ale bastlenej ekvivalent hradla - pochybuju, protože se nedostaneš dostatečně nízko s mezielektrodovýma kapacitama a vůbec s parazitní kapacitou ve spojích, abys tam neměl parazitní kmity a další nestvůrnosti...

als sa mi nezda...davali sa "S" do digitalnej stupnice kedysi..to "F" poznam je ok..a keby som pouzil bfr tranzstory..C by uz nemala vadit ...C spojov-bolo by to robene "vo vzduchu" mozno na skle..ale ten bordel a kmitanie...tak nic kaslat nato ..chcel som sa iba pohrat..
.
este jedna otazocka MH74S04 take mam..da sa nejako z toho spravit dvojvstup...nieco ako 7400..

Nesplet sis HCT s ACT? Jinak 74S00 jsem zkoušel kdysi v děličce čítače a ve spojení s 74S74 šla asi do 115Mhz a s 74S112 asi do 128Mhz. (o ECL a speciál děličkách se nám jen snilo) Jenže kmitočet omezoval ten klopák, hradlo šlo mnohem výš ale už nepamatuju do kolika. LS či ALS asi úplně tak vysoko nepůjdou, ale budou se blížit. Pak jsem sehnal za těěžký šlupky Plessey SP8630, dělič 600Mhz :10, ten byl v roce 1979 naprostá bomba.
Jirka

s74 aj s112 mam su ok slapali..mne treba hradlo dvojvstupove a rychle na 100+
+

No kdyť jo, 74S00 byla jako tvarovač na vstupu ty 74S74 nebo 74S112. 74S04 či 74S14 v tý době ještě nebyly. Já mám pulzák gener jen do 60 Mhz, takže ti 74S00 nezkusím, kam až jde.
Jirka

74S10 mam..pouzijem..spravim vyber..alebo budem musiet pouzit tie "mini" co som vyhrabal zo starych pc.. 74F00 ...ked ja uz dobre tie drobotiny nevidim
ok tema moze ist do kosa.off.

Dnes koupis bez problemu hradla ktera jedou v obalsti jednotek GHz, napr. http://www.micrel.com/_PDF/HBW/sy10ep05v.pdf
To doma z KF173 nepostavis ani kdybys je lestil sebevic

Zkus to postavit z elektronek, pak to alespoň bude legrace...

Kdysi jsem řešil logické obvody co měly pracovat poblíž mezního kmitočtu. Pokud do obvodu jde kmitočet blížící se meznímu, tak sice nějak proleze, ale s určitým zpožděním. A když je potřeba ten výstup nějak zavazbit na vstup, tak kvůli tomu zpoždění to nemusí fungovat, resp. ten obvod navrhnout tak, aby to zpoždění nevadilo.
EDIT (viz níže): To zpoždění se může přibližovat periodě signálu, jak se stalo mně tehdy - než se signál z výstupu co měl zastavit čítání dostal na vstup, tak mezitím do čítače vlítla náběžná hrana dalšího impulsu a čítač čítal dál, musel jsem to celé překopat.

Signál VŽDYCKY logickým hradlem proleze se zpožděním - jde o to, o kolik se zpozdí hrany, aby právě v případě zpětný vazby nepřicházely na vstupy signály s nevhodným fázovým posunutím. Běžný zpoždění hradel TTL si pamatuju že bejvalo v řádu do 20ns, klopný obvody měly až 40ns